科技難.不難

2009年9月4日星期五

SoC數位電路設計-使用Andes Core(5-4)Verilog與Simulate

1. 開發環境:
(1). CPU: Andes RISC CPU core_N12.
(2). 平台: ADP-XC5FF676 V1.1.
(3). Linux OS: Ubuntu9.04.
(4). Toolchains: AndeSight v1.3.3 for Linux.
(5). Embedded Linux2.6.18
(6). Verilog IDE: Xilinx ISE 11.1.
2. 目的:
(1). 使用Xilinx ISE設計第一個數位電路.
(2). 使用Xilinx ISE設計測試程式.
(3). 使用Xilinx ISim simulate設計結果.
(4). 使用Xilinx ISE RTL觀看設計的電路圖.
3. 實驗步驟:
使用Xilinx ISE設計第一個數位電路:
(1). 使用〝Terminal〞輸入〝cd /home/acer/ISE-11.1/ISE/bin/lin〞至執行檔目錄下,再輸入〝./ise〞執行ISE程式.

(2). 使用滑鼠按〝New Project...〞新增計畫.

(3). 在〝Name〞欄位輸入計畫名稱,再按〝Next>〞.

(4). 設定Device參數,這裡我們依照ADP-XC5實驗板上FPGA的參數選擇, 再按〝Next>〞.
Famlly:Vlrtex5
Device:XC5VLX110
Package:FF676
Speed:-1
Simulator:ISim(VHDL/Verilog)
Preferred Language:Verilog

(5). 不做設定,直接按〝Next>〞.

(6). 不做設定,直接按〝Next>〞.

(7). 按〝Finish〞結束新增計畫設定.

(8). 按〝New Source〞增加Source檔案.

(9). 選擇〝Verilog Module〞, 在〝File name〞欄位輸入source code .v檔的檔名.

(10). 不做設定,直接按〝Next>〞,這裡可以設定module IO屬性,因為直接使用程式編輯比較方便,因此這裡不做設定.

(11). 按〝Finish〞結束新增source code設定.

(12). 點選source code的Tab page如下所示.

(13). 編寫程式,編寫完畢按〝Implement Top Module〞編譯.

下載完整程式:
http://cid-b01cb9ac20175eaa.skydrive.live.com/browse.aspx/EX%7C_1?uc=1&nl=1
(14). 按〝Yes〞存檔後,開始編譯.

(15). 編譯成功沒有錯誤,如下圖所示.

使用Xilinx ISE設計測試程式:
(1). 按〝New Source〞增加Source檔案.

(2). 選擇〝Verilog Test Fixture〞, 在〝File name〞欄位輸入source code .V檔的檔名.

(3). 直接按〝Next>〞.

(4). 按〝Finish〞結束新增source code設定.

(5). 編寫測試程式,編寫完畢按〝Implement Top Module〞編譯.

(6). 按〝Yes〞存檔後,開始編譯.

(7). 編譯成功沒有錯誤,如下圖所示.

使用Xilinx ISim simulate設計結果:
(1). 使用滑鼠點選下拉式選單欄位〝Sources for:〞選擇〝Behavioral Simulation〞.

(2). 使用滑鼠點選2下〝Simulate Behavioral Model〞.

(3). Simulate結果如下所示,按〝Quit Simulation〞關閉結束視窗.

(4). 按〝Yes〞確定關閉Simulate.

使用Xilinx ISE RTL觀看設計的電路圖:
(1). 點選〝View RTL Schematic〞.

(2). 勾選〝Start with a schematic of the top-level block〞,之後按〝OK〞.

(3). 顯示結果如下所示.

2009年9月3日星期四

SoC數位電路設計-使用Andes Core(5-3)安裝Xilinx JTAG tools Linux驅動程式

1. 開發環境:
(1). CPU: Andes RISC CPU core_N12.
(2). 平台: ADP-XC5FF676 V1.1.
(3). Linux OS: Ubuntu9.04.
(4). Toolchains: AndeSight v1.3.3 for Linux.
(5). Embedded Linux2.6.18
(6). Verilog IDE: Xilinx ISE 11.1.
2. 目的: 安裝Xilinx JTAG tools Linux 驅動程式,使iMPACT可以連線USB Cable.
3. 實驗步驟:
(1). 將USB Cable接上PC,發現USB Cable LED顯示〝紅燈〞.

(2). 使用〝Terminal〞,輸入〝sudo apt-get install gitk git-gui libusb-dev build-essential fxload〞安裝必要的Package.

(3). 輸入〝cd /opt〞至此目錄.

(4). 輸入〝sudo mkdir Xilinx〞建立檔案夾.

(5). 輸入〝cd Xilinx〞至此目錄.

(6). 輸入〝sudo git clone git://git.zerfleddert.de/usb-driver〞開始下載usb-driver-HEAD.tar.gz的source code.

(7). 輸入〝cd usb-driver〞至此目錄.

(8). 輸入〝sudo make〞開始編譯,

產生〝libusb-driver.so〞檔.

(9). 輸入〝export LD_PRELOAD=/opt/Xilinx/usb-driver/libusb-driver.so〞.

注意: 輸入〝vim ~/.bashrc〞,使用Vim修改Ubuntu環境變數.
A. 按〝i〞輸入模式,開始編輯.
B. 如不想編輯按〝ESC -> :q!〞不存檔並結束編輯.
C. 修改完成後按〝ESC -> :wq〞存檔並結束編輯.
D. 可以在〝Terminal〞下輸入〝export〞,檢視環境變數.

(10). 輸入〝sudo cp /home/acer/ISE-11.1/ISE/bin/lin/xusbdfwu.rules /etc/udev/rules.d/
〞與〝sudo cp /home/acer/ISE-11.1/ISE/bin/lin/xusb*.hex /usr/share/〞.

(11). 輸入〝sudo /etc/init.d/udev restart〞.

(12). 開啟iMPACT,輸入〝cd /home/acer/ISE-11.1/ISE/bin/lin〞至此目錄,再輸入〝./impact〞執行程式.

(13). USB Cable LED應顯示〝綠燈〞,

iMPACT應該要能連線到USB Cable.

2009年9月2日星期三

SoC數位電路設計-使用Andes Core(5-2)ISE安裝

1. 開發環境:
(1). CPU: Andes RISC CPU core_N12.
(2). 平台: ADP-XC5FF676 V1.1.
(3). Linux OS: Ubuntu9.04.
(4). Toolchains: AndeSight v1.3.3 for Linux.
(5). Embedded Linux2.6.18
(6). Verilog IDE: Xilinx ISE 11.1.
2. 目的: 安裝〝Xilinx ISE〞,這裡安裝選擇Linux 版本.
3. 實驗步驟:
安裝〝Xilinx ISE〞:
(1). 使用〝Terminal〞輸入〝tar xvf Xilinx_11.1_WebPack_SFD.tar〞解壓縮.