Lattice Diamond 3.8 - (2) 新增Verilog程式檔案與編譯

(1). 選擇"File List"標籤頁，之後再選擇"Input Files"，按"滑鼠右鍵"，選擇"Add" > "New File..."。

(2). 選擇"Verilog Files"，之後在"Name:"欄位中輸入檔案名稱後按"New"。

(3). 輸入程式。

`timescale 1 ns/1 ns

module Test(a, b, c, d, En, Sel, f);
input  a, b, c, d, En, Sel;
output f;
wire   f;

wire   g, h, i, j;

assign g = a | b;

assign i = g & En;

assign h = c | d;

assign j = h & En;

assign f = (Sel==1'b0) ? i : j;

endmodule

(4). 點選"Save"存檔。

(5).  選擇"Process"標籤頁，使用"滑鼠左鍵"點選兩下"Lattice Synthesis Engine"開始編譯。