WAMP MySQL類型設定為DATE時，出現#1292錯誤訊息

1.  在phpMyAdmin下MySQL類型設定為DATE時，出現#1292錯誤訊息。

1. 可以點選"MySQL" > "my.ini"。

 3. 刪除"NO_ZERO_IN_DATE,NO_ZERO_DATE"之後存檔，再重新"Restart All Services"。

NO_ZERO_IN_DATE:不允許年月日中的月日為0。

NO_ZERO_DATE:不允許年月日為0。

WAMP允許外網訪問網站

1. 修改”httpd-vhosts.conf”。

2. 將Require local改成Require all granted。

Allegro - 修改單一焊盤類型

1. 選擇"Edit" > "Properties"。 

2. 先按下"All Off"，再勾選"Pins"。

3. 點選需修改的焊盤，之後在Edit Property視窗中的Available Properties欄位中點選"Dyn_Thermal_Con_type"，在按下"Assign..."。

4.   選擇需修改焊盤的板層Value下拉式選單，並選擇焊盤類型。

5. 設定完成按下"Apply"，完成設定，按下"OK"可以關閉視窗。

使用VCS與Verdi編譯與模擬-執行與模擬操作(2)

 (1). 使用"滑鼠左鍵"點選"New Waveform"。

(2). 開啟新的波形視窗後，使用"滑鼠左鍵"點選"Open File"。

(3). 使用"滑鼠左鍵"點選"Test.fsdb"檔案，再按"Add"加入後按"OK"關閉視窗。

(4). 使用"滑鼠左鍵"點選"Get Signals"。

(5). 點選"Select/Deselect All Signals"按鈕，選取要顯示波形的IO。

(6). 按"Add Selected Signals"，加入要顯示波形的IO，按"OK"結束選取。

(7). 顯示結果如下所示。

使用VCS與Verdi編譯與模擬-硬體描述語言撰寫(1)

(1). 先撰寫Test.v、testbench.v、Makefile。

/*****RTL code*****/

`timescale 1ns / 1ns

module Test(a, b, c, d, En, Sel, f);

input  a, b, c, d, En, Sel;

output f;

wire   f;

wire   g, h, i, j;

assign g = a | b;

assign i = g & En;

assign h = c | d;

assign j = h & En;

assign f = (Sel==1'b0) ? i : j;

endmodule

/*****Testbench*****/

`timescale 1ns / 1ns

module testbench;

reg a, b, c, d, En, Sel;

wire f;

Test UUT(

  .a(a),

  .b(b),

  .c(c),

  .d(d),

  .En(En),

  .Sel(Sel),

  .f(f) );

initial

begin

 a   = 1'b0; // Time = 0

 b   = 1'b1;

 c   = 1'b0;

 d   = 1'b1;

 En  = 1'b0;

 Sel = 1'b0;

 #20;    // Time = 20

 a  = 1'b1;

 #10;    // Time = 30

 b  = 1'b0;

 c  = 1'b1;

 #10;    // Time = 40

 a  = 1'b0;

 #10;    // Time = 50

 En = 1'b1;

 #10;    // Time = 60

 c  = 1'b0;

 #10;    // Time = 70

 a  = 1'b1;

 d  = 1'b0;

 #20;    // Time = 90

 c  = 1'b1;

 #20;    // Time = 110

 a  = 1'b0;

 #10;    // Time = 120

 a  = 1'b1;

 #10;    // Time = 130

 c  = 1'b0;

 Sel= 1'b1;

 #10;    // Time = 140

 a  = 1'b0;

 #30;    // Time = 170

 a  = 1'b1;

 #10;    // Time = 180

 c  = 1'b1;

 #20;    // Time = 200

 a  = 1'b0;

end

//for Verdi simulation

`ifdef DUMP_FSDB

initial

begin

  $fsdbDumpfile("Test.fsdb"); //RTL

  $fsdbDumpvars(0,"testbench");

end

`endif

endmodule

/*****Makefile*****/

VLOG = vcs

SIM = ./simv

VERDI = verdi

SRC = Test.v testbench.v

VLOG_CONF = -l readme.log +v2k -full64 -debug +define+DUMP_FSDB \

<Tab>-P /opt/Synopsys/Verdi2015/share/PLI/VCS/linux64/novas.tab \

<Tab>/opt/Synopsys/Verdi2015/share/PLI/VCS/linux64/pli.a

SIM_CONF = -l run.log

VERDI_CONF = -sv -nologo -undockWin -ssf Test.fsdb

RM = -rm -rf

TMPFILE = simv.* \

<Tab>*.log *.vpd *.key *.conf *.rc *.fsdb *.dat \

<Tab>simv* csrc* DVE* INCA* verdi* waves*

help:

<Tab>@echo "make help"

<Tab>@echo "make all"

<Tab>@echo "make comp"

<Tab>@echo "make sim"

<Tab>@echo "make verdi"

<Tab>@echo "make clean"

all::clean comp sim verdi

comp:

<Tab>$(VLOG) $(SRC) $(VLOG_CONF)

sim: 

<Tab>$(SIM) $(SIM_CONF)

verdi:

<Tab>$(VERDI) $(SRC) $(VERDI_CONF)

clean:

<Tab>$(RM) $(TMPFILE)

(2). 存檔至同一資料夾下。