
如果要是使用FPGA撰寫自己的IP(VHDL or Verilog),成為IC設計工程師,就必須使用AHB bus(AMBA)與CPU做溝通,這是一般IC設計業界在開發SOC時,都是使用這個方式,所以了解AHB bus(AMBA)是非常重要的.下圖是ADP-XC5FF676平台疊板設計SOC的架構圖.

下圖實際ADP-XC5FF676平台疊板的方式,上下疊板,下板FPGA內有Andes core CPU,上板是用Xilinx ISE燒錄自己所撰寫的IP cord(VHDL or Verilog).

沒有留言:
張貼留言